Die komplexen Furchen und Windungen der Großhirnrinde – um sie in Echtzeit im Computer zu rekonstruieren, waren bisher teure Großrechner mit stundenlangen Offline-Berechnungen nötig. Nun hat ein Chip in Daumengröße diese Situation verändert.
Ein Team unter der Leitung von Professor Yang Yuchao, einem Forscher des New Cornerstone Investigator Program und Professor am Institut für Integrierte Schaltungen der Universität Peking, hat gemeinsam mit dem Team von Professor Song Zhitang vom Shanghai Institute of Microsystem and Information Technology der Chinesischen Akademie der Wissenschaften erfolgreich den weltweit ersten Neurodynamik-System-Chip auf Basis von Phasenwechsel-Memristoren entwickelt. Dabei wurde die Einzelschrittverzögerung solcher komplexen Berechnungen erstmals auf 2,12 Millisekunden komprimiert. Bei Aufgaben wie der Rekonstruktion der Großhirnrinde ist der Chip im Vergleich zu aktuellen fortschrittlichen Grafikprozessoren (GPUs) um das 50- bis 478-fache schneller, womit das seit einem halben Jahrhundert bestehende Echtzeit-Berechnungsengpass der Neurodynamik durchbrochen wurde. Die entsprechenden Ergebnisse wurden am 3. des Monats in der Fachzeitschrift Science veröffentlicht.
Yang Yuchao erklärte gegenüber Reportern, dass eine „Neurodynamik-System", die neuronale Netze mit Differentialgleichungen kombiniert, erforderlich sei, um Maschinen die physikalische Welt in Echtzeit modellieren und verstehen zu lassen wie das Gehirn. Es könne aus unvollständigen, verrauschten Daten glatte und präzise dreidimensionale Gehirnstrukturen rekonstruieren und habe ein enormes Anwendungspotenzial.
Allerdings gibt es einen zentralen Engpass in der traditionellen Rechnerarchitektur: die Trennung von Speicher und Berechnung. Bei der Lösung müssen riesige Mengen an Zwischenvariablen ständig zwischen Speicher und Prozessor hin- und hertransportiert werden, wie in einer riesigen Datenfabrik, wobei viel Zeit mit dem Transport verschwendet wird, was nicht nur zu großen Verzögerungen, sondern auch zu einem hohen Stromverbrauch führt.
Angesichts dieser Herausforderung fand das Forschungsteam die Lösung in den physikalischen Eigenschaften der Memristoren selbst. Sie nutzten das einzigartige Phänomen der „Leitfähigkeitsdrift" von Phasenwechselspeichern – innerhalb eines bestimmten Zeitfensters ist die Änderung der Leitfähigkeit vorhersagbar und präzise steuerbar.
Darauf aufbauend schlug das Team ein neues Paradigma des „kontrollierten In-Memory Computing" vor. Dabei wird die zeitaufwändigste adaptive Schrittweiten-Suche bei der Lösung dynamischer Systeme direkt als physikalischer Leitfähigkeits-Evolutionsprozess des Bauteils kodiert und die Berechnung direkt innerhalb der Speicherzelle durchgeführt. Vereinfacht gesagt, werden die Aufgaben, die normalerweise von komplexen digitalen Schaltungen wiederholt ausgeführt werden müssten – wie Berechnungen, Cache-Zugriffe und Datentransporte – nun den physikalischen Gesetzen des Bauteils selbst überlassen, um sie zu „erledigen".
Besonders bemerkenswert ist, dass das Team auch die Gewichte des neuronalen Netzes auf die mehrstufigen Leitfähigkeitszustände des Phasenwechselspeichers abbildete und die Matrix-Multiplikations-Additions-Operationen synchron im selben Array durchführte. Die beiden wichtigsten Rechenaufgaben wurden somit in einem Speicher-Berechnungs-Array mit einer Gesamtfläche von nur 0,28 Quadratmillimetern integriert. Dieser in 40-Nanometer-Technologie gefertigte Chip arbeitet mit einer Taktfrequenz von 50 Megahertz, benötigt für einen einzelnen Integrationsschritt nur 9 Pipeline-Stufen und erreicht schließlich eine Iterationsverzögerung von 2,12 Millisekunden pro Schritt, womit die Neurodynamik-Hardware erstmals in die Millisekunden-Ära katapultiert wird.
„Die Leistung ist beeindruckend." Yang Yuchao erklärte, dass der Chip bei gleicher Rechenleistung im Vergleich zu den derzeit fortschrittlichsten spezialisierten Beschleunigern eine 3,82- bis 36,27-fache Geschwindigkeitssteigerung und eine 11,75- bis 24,73-fache Reduzierung des Stromverbrauchs aufweise. Bei der hochgenauen Rekonstruktion der Großhirnrinde sei er sogar bis zu 478,18-mal schneller als eine NVIDIA A100 GPU. Das rekonstruierte Netz der Großhirnrinde sei glatt und topologisch konsistent, könne die komplexen Faltungsstrukturen präzise abbilden und Artefakte sowie Selbstüberschneidungsfehler, die bei traditionellen Methoden auftreten, effektiv unterdrücken.
Yang Yuchao sagte, dieser Durchbruch eröffne völlig neue Möglichkeiten für Gehirn-Computer-Schnittstellen und die Diagnose und Behandlung von Gehirnerkrankungen. In Zukunft würden personalisierte, dynamische digitale Gehirn-Zwillinge möglich. Die intraoperative Neuronavigation, die Früherkennung von Alzheimer und personalisierte Interventionen könnten eine Hardware-Basis erhalten, die in Echtzeit arbeitet.
Was ist „kontrolliertes In-Memory Computing"?
Vergleicht man einen traditionellen Computer mit einem Büro, so ist der Prozessor der „Rechner" in der Mitte, und der Speicher sind die „Aktenschränke" an den Wänden. Bei jeder Berechnung muss der Rechner aufstehen, um Daten zu holen, und nach der Berechnung wieder zurückgehen – die Zeit wird auf dem Weg verschwendet. Dies ist der berühmte „Von-Neumann-Engpass": Die Trennung von Speicher und Berechnung, bei der der Datentransport die Effizienz beeinträchtigt.
Die Idee des „In-Memory Computing" ist direkt: Die Aktenschränke lernen selbst zu rechnen. Die Daten müssen nicht mehr hin- und hertransportiert werden, sondern die Berechnung erfolgt direkt innerhalb der Speicherzelle. Das klingt perfekt, ist aber in der Umsetzung äußerst schwierig – Speicherzellen sind von Natur aus nur zum „Merken" da. Sie gleichzeitig „rechnen" zu lassen, und zwar präzise und stabil, ist bereits eine Herausforderung.
Die größere Schwierigkeit liegt in der „Kontrollierbarkeit". Berechnungen sind nicht wie einfaches Addieren oder Subtrahieren; viele Aufgaben erfordern dynamische Anpassungen und situative Entscheidungen. Wie man eine Reihe von physikalischen Bauteilen mit der Fähigkeit zur „situativen Anpassung" ausstattet, ist die entscheidende Hürde auf dem Weg des In-Memory Computing zur Realität.
Der Durchbruch kam von einem „gegen die wissenschaftliche Intuition" gerichteten Ansatz: die Nutzung der Eigenschaft, dass die Leitfähigkeit von Bauteilen regelmäßig driftet – ein Merkmal, das zuvor als „Defekt" angesehen wurde. Wenn man seine Veränderungsbahn kennt, kann diese Drift in Rechenleistung umgewandelt werden – nicht mehr durch wiederholtes Lesen und Vergleichen mit digitalen Schaltungen, sondern indem der physikalische Prozess selbst die Berechnung durchführt.
Dies ist der Kern des „kontrollierten In-Memory Computing": Die Speicherzelle soll beim „Merken" gleichzeitig in der vom Entwickler vorgegebenen Weise und innerhalb eines kontrollierbaren Rahmens „rechnen". Speicher ist Berechnung, und der gesamte Prozess ist präzise steuerbar. Der auf diesem Paradigma basierende Chip kann komplexe Berechnungen auf Millisekunden-Niveau komprimieren und die Energieeffizienz um das Zehn- bis Hundertfache steigern.