de.wedoany.com-Bericht: TokyoArtisan Intelligence (TAI) aus Japan gab am 6. Juli bekannt, dass der rekonfigurierbare KI-Halbleiter-Testchip „Sting Ray“ für Edge-Physical-AI-Systeme das Design, die Fertigung, das Testen und die Evaluierung abgeschlossen hat und das Projekt nun in die Phase der Massenproduktion übergeht. Der Chip wird im 40-nm-Verfahren von UMC gefertigt und dient der Validierung einer Edge-AI-Chip-Architektur, die sich durch geringen Stromverbrauch, niedrige Latenz und flexible Anpassung an verschiedene KI-Modelle auszeichnet.
„Sting Ray“ ist kein direkt an Endkunden verkaufter Massenchip, sondern ein Testchip, mit dem Japan TAI vor der Massenproduktion technische Validierungen durchführt. Seine Aufgabe besteht darin, zu beweisen, dass die selbst entwickelte Architektur des Unternehmens in der Lage ist, verschiedene KI-Aufgaben vor Ort auszuführen und gleichzeitig Stromverbrauch, Latenz und Hardwarekosten zu kontrollieren. Physical AI unterscheidet sich von reinen Software-Großmodellen; sie muss in realen Geräten, Robotern, Sensoren, Kameras, Produktionslinien und Infrastrukturen vor Ort arbeiten und Bilder, Töne, Zustände und Steuersignale aus der realen Welt verarbeiten. Das System muss nicht nur Informationen erkennen, sondern auch in kurzer Zeit Rückmeldungen für Geräteaktionen oder Vor-Ort-Entscheidungen geben. Daher sind Echtzeitfähigkeit und Stabilität des Chips wichtiger als die reine Spitzenrechenleistung.
Die Entscheidung von Japan TAI für den „rekonfigurierbaren“ Ansatz ist der Kernpunkt dieses Chip-Prototyps. Sting Ray nutzt die umschaltbaren Schaltkreiseigenschaften von FPGAs, um eine Struktur zu erforschen, die Verarbeitungsschaltungen je nach Anwendung und KI-Modell anpassen kann. Herkömmliche festverdrahtete KI-Chips sind in der Regel für bestimmte Modelle oder Operatoren optimiert; ändert sich die Modellstruktur, ist der Anpassungsspielraum der Hardware begrenzt. Universelle GPUs sind zwar flexibel, haben aber einen höheren Stromverbrauch und eine größere Wärmeentwicklung, was sie nicht unbedingt für den Einsatz in kleinen Geräten, Robotern, Schienenverkehr, Fabriklinien oder Edge-Terminals geeignet macht. Der Designansatz von Sting Ray besteht darin, auf Basis von geringem Stromverbrauch und niedriger Latenz Spielraum für verschiedene Modelle zu schaffen, sodass dieselbe Hardware-Architektur mehr Aufgaben vor Ort bedienen kann.
Die Validierung dieses Testchips umfasst vier Bereiche: Erstens die Validierung der Rekonfigurierbarkeit, sodass die Verarbeitungsschaltungen je nach Anwendung und Modell erforscht und optimiert werden können; zweitens die Optimierung der Verdrahtungskanäle, damit die internen Verbindungszustände des Chips beobachtet und gesteuert werden können; drittens die Validierung der Fähigkeit zu geringem Stromverbrauch und niedriger Latenz, um Echtzeitverarbeitung mit begrenzten Stromressourcen vor Ort zu ermöglichen; viertens die Entwicklung und Validierung von Software, damit Benutzerschaltungen auf den rekonfigurierbaren Halbleiterchip abgebildet werden können und der gefertigte Testchip korrekt funktioniert. Für ein Chip-Startup sind diese Validierungen wichtiger als die bloße Präsentation eines Musters, da ein Massenchip gleichzeitig Hardware-Architektur, Designtools, Validierungsprozesse und Anwendungsanpassung lösen muss.
Japan TAI richtet die Hauptanwendungen von „Sting Ray“ auf Infrastruktur, Fertigung und Robotik aus. Infrastruktur- und Bahnszenarien erfordern den gleichzeitigen Anschluss vieler Kameras und Sensoren zur Anomalieerkennung an Gleisen, Geräten, Stationen, Brücken oder Tunneln; Fertigungs- und Fabrikszenarien erfordern Sichtprüfungen, Qualitätskontrollen und Anomalieerkennung an mehreren Produktionslinien; Robotikszenarien erfordern, dass Geräte schnell Urteile und Steuerungen basierend auf Umgebungsänderungen durchführen. Gemeinsame Merkmale dieser Aufgaben sind verteilte Datenquellen, kurze Reaktionszeiten, installationsnahe Standorte und die Tatsache, dass viele Szenarien nicht geeignet sind, alle Daten zur Verarbeitung in die Cloud hochzuladen. Wenn ein Edge-AI-Chip die Inferenz vor Ort durchführen kann, reduziert dies die Kommunikationslatenz und den Druck der Datenrückübertragung.
Aus fertigungstechnischer Sicht verwendet Japan TAI derzeit das 40-nm-Verfahren von UMC, und der nächste Massenchip „Manta Ray“ wird ebenfalls im 40-nm-Verfahren von UMC gefertigt. 40 nm ist nicht das modernste Verfahren, aber für Edge-AI- und Physical-AI-Szenarien ist das modernste Verfahren nicht das einzige Kriterium. Vor-Ort-Geräte legen mehr Wert auf Stromverbrauch, Kosten, Zuverlässigkeit, stabile Lieferung und Systemanpassung. Für ein Startup ist die Verwendung eines etablierten Verfahrens auch vorteilhaft, um Entwicklungs- und Massenproduktionsrisiken zu reduzieren und die Chipfertigung, das Testen und den Verkauf zu überschaubaren Kosten voranzutreiben. Nach Abschluss der Validierung von Sting Ray hat TAI umfassende Erfahrungen von Design, Fertigung, Evaluierungsboard-Bestätigung bis hin zur Erstellung der Steuersoftware gesammelt, die in die Entwicklung des Massenchips Manta Ray einfließen werden.
Das Manta Ray-Projekt hat bereits einen klaren Zeitplan. Japan TAI plant, die Alpha-Version der Designsoftware im ersten Quartal 2027, die Fertigung von Engineering-Sample-Chips im zweiten Quartal 2027, die Einführung des Engineering-Sample-Evaluierungsboards im dritten Quartal 2027, die Fertigung des Massenchips im vierten Quartal 2027 und die Einführung des Massen-Evaluierungsboards im ersten Quartal 2028 abzuschließen. Dieser Rhythmus zeigt, dass das Unternehmen nicht nur eine einmalige Prototypenvalidierung durchführt, sondern die aus dem Testchip gewonnene Architektur und Toolchain in eine für Kunden evaluierbare Massenchip-Plattform umwandeln will. Die gleichzeitige Entwicklung von Chip, Designsoftware und Evaluierungsboard bedeutet auch, dass der Kommerzialisierungspfad sich um „Hardware-Chip + Entwicklungsumgebung + Anwendungsvalidierung“ drehen wird.
Japan TAI erwähnte in der Ankündigung auch, dass die Testchip-Entwicklung in Zusammenarbeit mit der japanischen Tochtergesellschaft Oppstar Japan von Oppstar aus Malaysia erfolgte, um technische Erfahrungen für den Massenchip zu sammeln. Der Weg eines Edge-AI-Chips vom Labor zum Kunden vor Ort erfordert nicht nur Algorithmen und Chipdesign, sondern auch Auftragsfertigung, Packaging, Testen, Board-Design, Softwaretools, Ökosystempartnerschaften und die Einführung von Kundenanwendungen. Wenn TAI später Kunden in den Bereichen Infrastruktur, Industrie und Robotik bedienen will, muss es die Chipfähigkeiten in eine von Ingenieurteams nutzbare Entwicklungsumgebung verwandeln und den KI-Modellbereitstellungsprozess, die Vor-Ort-Schnittstellen und die Evaluierungsboard-Tools zu einer vollständigen Lösung zusammenfassen.
Der Abschluss der Validierung von Sting Ray markiert den Übergang der Physical-AI-Chip-Roadmap von Japan TAI von der Architekturkonzeption zur physischen Validierung und Massenproduktionsvorbereitung. Es setzt den Wettbewerbsfokus nicht auf große Rechenleistung im Rechenzentrum, sondern auf das Design für geringen Stromverbrauch, niedrige Latenz, flexible Anpassung und massenproduktionsfähige Kosten bei der Edge-AI-Inferenz vor Ort. Mit dem Eintritt von Manta Ray in die Phase der Engineering-Samples und Evaluierungsboards im Jahr 2027 muss Japan TAI beweisen, dass diese Roadmap in realen Infrastrukturen, Fertigungsprüfungen und Robotersteuerungen stabil funktioniert und Kunden ihre eigenen Modelle und Anwendungen auf dieser Chip-Plattform bereitstellen können.
