de.wedoany.com-Bericht: Ein Forscherteam der südkoreanischen Yonsei-Universität hat einen extrem stromsparenden, kompakten Echtzeit-Empfänger entwickelt, der für High-Bandwidth Memory (HBM) optimiert ist und die Datenübertragungsgeschwindigkeit erhöht sowie den Stromverbrauch senkt.
Am 16. Juli gab das von Professor Park Kwan-seo von der Yonsei-Universität geleitete Forschungsteam die Ergebnisse bekannt. Ein Empfänger ist eine Schaltung zum Empfangen eingehender Datensignale und zum genauen Unterscheiden von binären Nullen und Einsen. Er kann mögliche Versätze (Skew) und Phasenverzerrungen im Speicher erkennen und kompensieren, was zu einer zuverlässigen Datenübertragung beiträgt. Die Technologie wurde bereits Anfang dieses Jahres auf der 2026 IEEE International Solid-State Circuits Conference (ISSCC) vorgestellt und wird voraussichtlich zu einer zuverlässigeren Datenübertragung in der nächsten HBM-Schnittstelle beitragen.
Skew bezeichnet die zeitlichen Unterschiede beim Eintreffen von Signalen zwischen einzelnen Speicherdatenkanälen. Die Phase gibt die zeitliche Beziehung zwischen einem Datensignal und dem Referenztakt zum Auslesen dieses Signals an, während Phasendrift die allmähliche Verschiebung dieser zeitlichen Beziehung im Laufe der Zeit beschreibt. Diese Effekte werden hauptsächlich durch Temperatur- und Spannungsschwankungen während des Halbleiterbetriebs verursacht und können zu Bitfehlern führen. Mit zunehmender Anzahl von Datenkanälen werden die Timing-Probleme deutlicher. HBM verwendet im Vergleich zu herkömmlichem Speicher mehr Eingangs-/Ausgangs-(I/O-)Kanäle, um eine höhere Bandbreite zu erreichen. Beispielsweise verfügt HBM4 über 2048 I/O-Pins, während ein Standard-DDR5-Speicher etwa 32 Pins pro Kanal hat. Die große Anzahl von I/O-Kanälen dient dazu, die für leistungsstarke Künstliche Intelligenz (KI)-Berechnungen erforderliche Datenbandbreite bereitzustellen.
Der Echtzeit-Empfänger des Forschungsteams unterstützt Datenübertragungsgeschwindigkeiten von bis zu 14 Gigabit pro Sekunde (Gbit/s) pro HBM-I/O-Pin. Der Empfänger wird in einem 28-Nanometer-Verfahren hergestellt, verbraucht nur 0,163 Pikojoule (pJ) pro verarbeitetem Bit und hat eine Schaltungsfläche von lediglich 0,00547 Quadratmillimetern. Die Forscher erreichten eine hohe Präzision durch die Kombination eines zeitfensterbasierten Phasendetektors (TWPD) mit einer Hintergrund-Selbstkalibrierungstechnik für Spannungsversätze. Der TWPD, ein extrem leichter Timing-Sensor, erzeugt basierend auf winzigen Timing-Unterschieden zwischen zwei Referenztakten einen Strompfad und misst die Ladung des Eingangssignals. Seine einfache Architektur trägt zur Reduzierung des Stromverbrauchs bei. Die Hintergrund-Versatzkalibrierungstechnik vergleicht zwei aufeinanderfolgende Abtastergebnisse, sodass Phasen- und Versatzinformationen getrennt voneinander analysiert werden können. Herkömmliche Methoden können diese nur schwer unterscheiden, da beide im selben Sensorausgang eingebettet sind.
Echtzeit-Phasenverfolgung war bisher für Empfänger in der drahtgebundenen Kommunikation verfügbar, jedoch schränkten ihr hoher Stromverbrauch und die große Schaltungsfläche die Anwendung in HBM ein. Aktuelle HBM-Empfänger verlassen sich typischerweise auf einen Trainingsprozess, der das Timing beim ersten Einschalten des Speichers oder Systems ausrichtet. Tritt während des Betriebs eine Phasendrift auf, muss die Datenübertragung unterbrochen werden, damit das System das Timing neu trainieren und ausrichten kann. Dies unterbricht die Hochgeschwindigkeitsdatenübertragung und reduziert die effektive Bandbreite. Professor Park erklärte, dass aktuelles HBM eine zweidimensionale Stapelarchitektur mit extrem hoher Bitdichte und 2048 Kanälen verwendet. Aufgrund von Platzbeschränkungen sei es schwierig, für jeden Kanal einen dedizierten Echtzeit-Empfänger zu integrieren. Eine wahrscheinlichere kommerzielle Umsetzung bestehe darin, etwa 32 Kanäle unter einem Empfänger zusammenzufassen, um eine effizientere Architektur zu bilden. Er fügte hinzu, dass für die Umsetzung dieses Ansatzes weitere Chip-Architekturentwürfe und Kommerzialisierungsforschung erforderlich seien.
