de.wedoany.com-Bericht: IBM hat am 25. Juni (Ortszeit) die nach eigenen Angaben weltweit erste Sub-1-nm-Chip-Technologie (unter 1 Nanometer) vorgestellt. Die Transistorarchitektur entspricht dem 0,7-Nanometer-Knoten (7 Å) und zeigt Fortschritte bei der Erhöhung der Schaltungsdichte, während die Miniaturisierung sich physikalischen Grenzen nähert.
Der neue Chip integriert auf einer Fläche von der Größe eines Fingernagels rund 100 Milliarden Transistoren – etwa doppelt so viele wie der 2-Nanometer-Chip, den das Unternehmen 2021 vorstellte. Öffentlich zugängliche technische Daten zeigen, dass die Leistung im Vergleich zum 2-nm-Knoten um bis zu 50 % gesteigert oder die Energieeffizienz um 70 % verbessert werden kann. Dies soll die Verarbeitungskapazität von generativer KI, Cloud-Infrastruktur und der nächsten Generation elektronischer Geräte steigern. IBM erklärte, dass dies auch die Akkulaufzeit verlängern und das Training sowie die Inferenz von KI-Modellen beschleunigen könne.
Die Kerntechnologie liegt in der neu entwickelten dreidimensionalen Transistorstruktur „Nanostack“. Es handelt sich um ein branchenweit erstes, auf Nanoblättern basierendes 3D-Design, bei dem Transistoren vertikal gestapelt und versetzt angeordnet werden. Anders als bei der bisherigen flächigen Miniaturisierung nutzt der Nanostack die Tiefe (Z-Achse). IBM beschreibt dies als „wie eine Stadt, die in die Höhe wächst und auf derselben Grundfläche mehr Platz bietet“.
Die Technologie trägt wesentlich zur generativen KI bei. Durch die höhere Integrationsdichte und Energieeffizienz können Training und Inferenz von KI-Modellen beschleunigt werden. Darüber hinaus zeigte eine Studie auf der „VLSI 2026“, dass die Nanostack-Struktur die SRAM-Skalierung auf dem Chip um 40 % reduzieren kann. IBM erklärte, dass dies den hohen Bandbreitenanforderungen fortschrittlicher KI-Workloads entspreche und darauf abziele, die mit der Skalierung generativer KI steigende Datenverarbeitungslast in Bezug auf Integrationsdichte, Energieeffizienz und Speicherbandbreite zu bewältigen.
IBM gab an, dass dies das erste Mal sei, dass eine Logiktechnologie unter den 1-Nanometer-Knoten falle, und markiere den Beginn des „Ångström-Zeitalters“, in dem die Abmessungen mehrerer Atome erreicht werden. Der Halbleiter-Fahrplan des Unternehmens geht davon aus, dass die Miniaturisierung mit der Nanostack-Struktur mindestens für das nächste Jahrzehnt fortgesetzt werden kann.
Die Entwicklungsarbeit fand in der Forschungseinrichtung in Albany, New York, statt, die künftig mit dem „High NA EUV“-Lithografiegerät des niederländischen Unternehmens ASML ausgestattet wird. IBM arbeitet mit japanischen Partnern wie Tokyo Electron und SCREEN Semiconductor Solutions sowie dem US-amerikanischen Unternehmen Lam Research zusammen, um Fertigungsprozesse und Werkzeuge voranzutreiben. IBM erklärte, dass die Massenproduktion der Nanostack-Technologie für den Sub-1-nm-Knoten frühestens in den nächsten fünf Jahren möglich sei.
Dieser Artikel wurde von Wedoany übersetzt und bearbeitet. Bei jeglicher Zitierung oder Nutzung durch künstliche Intelligenz (KI) ist die Quellenangabe „Wedoany“ zwingend vorgeschrieben. Sollten Urheberrechtsverletzungen oder andere Probleme vorliegen, bitten wir Sie, uns unverzüglich zu benachrichtigen. Wir werden den entsprechenden Inhalt umgehend anpassen oder löschen.
E-Mail: news@wedoany.com
