de.wedoany.com-Bericht: Im Bereich der Speicherchips verfolgen DRAM und NAND Flash grundlegend unterschiedliche technologische Entwicklungswege: DRAM verkleinert kontinuierlich die Linienbreite, während NAND die Anzahl der gestapelten Schichten stetig erhöht.
Die technologische Weiterentwicklung von DRAM zeigt sich vor allem in den Fertigungsknoten. Die Bezeichnungen 1α und 1β von Samsung sind Codenamen für DRAM-Prozessgenerationen. 1α war damals der fortschrittlichste in Massenproduktion gefertigte DRAM und bereits auf dem Markt erhältlich; 1β ist die nächste Generation und für die Massenproduktion vorbereitet. Jede Verkleinerung des Prozessknotens bringt eine höhere Speicherdichte, geringeren Stromverbrauch und schnellere Geschwindigkeiten. LPDDR5X, ein für Smartphones optimierter DRAM-Standard mit niedrigem Stromverbrauch, wird bereits ausgeliefert, was zeigt, dass die fortschrittlichen Fertigungsprozesse bereits in konkreten Produkten Anwendung finden.
DRAM führt zudem die zweite Generation der HKMG-Technologie ein. Diese Technologie ähnelt dem Prinzip von High-k-Metall-Gate in Logikchips: Durch den Einsatz von High-k-Dielektrika anstelle von herkömmlichem Siliziumoxid werden Gate-Leckströme reduziert und die Leistung verbessert. Der Einsatz von HKMG in DRAM kann die Refresh-Eigenschaften und den Stromverbrauch weiter verbessern und unterstützt Speicherschnittstellen mit höheren Frequenzen.
Die technologische Weiterentwicklung von NAND Flash hängt von der Anzahl der gestapelten Schichten ab. 176 Schichten und 232 Schichten waren einst Branchenmaßstäbe. 3D NAND verlässt sich nicht auf die Verkleinerung der Linienbreite, sondern erhöht die Dichte durch das schichtweise Stapeln von Speicherzellen. Je höher die Schichtzahl, desto mehr Speicherzellen können auf derselben Fläche untergebracht werden, was die Kosten senkt. Die 176-Schicht-Technologie wurde zuerst auf den Markt gebracht, während 232 Schichten damals das fortschrittlichste in Massenproduktion gefertigte Produkt der Branche war.
Schlüsseltechnologien umfassen auch CuA und die Dual-Array-Stack-Architektur. CuA platziert die peripheren Schaltkreise unter den Speicherzellen, wodurch Chipfläche eingespart und die Speicherdichte erhöht wird. Die Dual-Array-Stack-Architektur stapelt zwei Gruppen von Speicherzellen übereinander und verbindet sie, wodurch der Druck auf das Aspektverhältnis bei einem einzelnen Ätzvorgang verringert wird und die Schichtzahl weiter erhöht werden kann. Die technologische Weiterentwicklung nach 232 Schichten wurde genau durch solche architektonischen Innovationen ermöglicht.
Von DRAM 1α zu 1β, von NAND 176 Schichten zu 232 Schichten – der Erneuerungsrhythmus von Speicherchips beschleunigt sich stetig. Jeder Fortschritt bei den Prozessknoten und Schichtzahlen ebnet den Weg für Datenspeicher mit höherer Kapazität, schnelleren Geschwindigkeiten und niedrigeren Kosten. Ob LPDDR5X in Smartphones oder Enterprise-SSDs in Servern – dahinter stehen die kontinuierlichen Innovationen von DRAM und NAND auf zwei unterschiedlichen Wegen.
