de.wedoany.com-Bericht: Samsung Electronics baut in seinem Pyeongtaek-Campus eine Massenproduktionslinie auf, die mit 50 Chip-zu-Wafer (D2W) Hybrid-Bonding-Einheiten ausgestattet ist, um die nächste Generation von High-Bandwidth-Speicher (HBM) und logischen Halbleitern herzustellen. Die Auslieferung und Installation der Anlagen soll voraussichtlich Ende dieses Jahres beginnen.
Laut Branchenkreisen der Halbleiterindustrie vom 21. hat Samsung Electronics das niederländische Halbleiter-Backend-Unternehmen BESI als Hauptpartner ausgewählt und bereits mit der Einführung von 50 D2W-Hybrid-Bonding-Maschinen (Bondern) begonnen. Diese Anlagen sollen in der Massenproduktionslinie der P5-Fabrik im Pyeongtaek-Campus installiert werden. Richard Blickman, CEO von BESI, erklärte in der Telefonkonferenz zum ersten Quartal im April letzten Jahres, dass bis zur Jahresmitte genauere Details zu den Hybrid-Bonding-Maschinen bekannt gegeben werden könnten. Damals durchliefen die Hybrid-Bonding-Maschinen von BESI die Qualitätsvalidierung bei Samsung Electronics.
Allerdings wird die endgültige Auftragsvergabe noch mehr Zeit in Anspruch nehmen. Da Samsung Electronics strukturelle Änderungen an den Anlagen fordert, steht der konkrete Lieferzeitplan noch nicht fest. Die strukturellen Änderungen betreffen die Anpassung von Spezifikationen wie Design, Komponenten oder Modulen der Anlagen, um den Kundenanforderungen gerecht zu werden. Darüber hinaus wird der Preis der Hybrid-Bonding-Maschinen von BESI auf etwa 6 Milliarden KRW geschätzt, was etwa dem Doppelten der Konkurrenz entspricht – ein Faktor, der die Verhandlungen ebenfalls verlängert haben soll. Ein Brancheninsider erklärte, dass BESI zwar Hybrid-Bonding-Maschinen an globale Halbleiterunternehmen wie TSMC und Micron liefere, aber der Druck, die Anlagenstruktur speziell für die Anforderungen von Samsung Electronics anzupassen, für das Unternehmen enorm sei. Samsung Electronics hält die Anlagen von BESI für die beste Wahl, erwägt jedoch aufgrund der Koordinationsschwierigkeiten auch die Einführung von Produkten inländischer Anlagenhersteller mit schnellerer Reaktionszeit.
SEMES, die Halbleiterausrüstungstochter von Samsung Electronics, hat ebenfalls einen Auftrag zur Lieferung von D2W-Hybrid-Bonding-Maschinen für die Massenproduktionslinie erhalten. Das Unternehmen plant den Aufbau von zwei Hybrid-Bonding-Massenproduktionslinien im Pyeongtaek-Campus. Ein anderer Brancheninsider wies darauf hin, dass SEMES zunächst sehr angespannt war, als Samsung Electronics die Anlagen von BESI auswählte, sich die Situation in letzter Zeit jedoch verbessert habe. SEMES hat die Entwicklung der D2W-Hybrid-Bonding-Maschine Anfang dieses Jahres abgeschlossen und sie Samsung Electronics zur Leistungsvalidierung übergeben. Berichten zufolge hat die Anlage die Tests bestanden.
Samsung Electronics erwägt außerdem, Hanwha Semiconductor als Partner für Hybrid-Bonding-Maschinen zu gewinnen. Hanwha Semiconductor hat im Februar dieses Jahres die zweite Generation der D2W-Hybrid-Bonding-Maschine „SHB2 Nano“ entwickelt und im April letzten Jahres Bewertungsmuster an SK Hynix geliefert. Das Produkt ist ein integriertes System (Cluster), das den Bonder, das Wafer-Transfermodul (EFEM) von Cymex, das Plasma-Aktivierungsmodul von Hanwha Semiconductor und das Reinigungsmodul von Zeus umfasst.
Die von Samsung Electronics im Pyeongtaek-Campus aufgebaute D2W-Hybrid-Bonding-Massenproduktionslinie steht in direktem Zusammenhang mit dem Packaging-Prozess von HBM und logischen Halbleitern. Branchenkreisen zufolge bereitet Samsung Electronics neben dem Backend-Packaging-Zentrum in Cheonan auch eine Hybrid-Bonding-Linie für die nächste Generation von HBM im Pyeongtaek-Campus vor. Der Einsatz der Hybrid Copper Bonding (HCB)-Technologie anstelle der herkömmlichen Thermo Compression (TC)-Bonding-Technologie zum Stapeln der HBM-Kernchips (DRAM-Chips) kann die Leistung erheblich verbessern, den Stromverbrauch senken und die Wärmeentwicklung reduzieren. Dies liegt daran, dass durch das direkte Bonden von Kupfer und dielektrischen Schichten auf den Einsatz von Metallbumps (Microbumps) verzichtet wird, wodurch die Verbindungslängen zwischen den Bauelementen verkürzt werden.
Diese Technologie wird höchstwahrscheinlich bei kundenspezifischen HBM (cHBM)-Chips zum Einsatz kommen. Samsung Electronics ersetzt den Basis-Chip von cHBM durch einen Logikchip, der die Kunden-Rechenschaltungen (IP) trägt. Dessen Aufgabe ist es, die externe Zentraleinheit (CPU) und Grafikprozessoreinheit (GPU) bei Berechnungen zu unterstützen und die Datenübertragung zu optimieren. Samsung Electronics plant die Verwendung einer 3D-System-in-Package (SiP)-Struktur, bei der die HBM-DRAM-Schichten vertikal über dem Logikchip gestapelt werden. Das Foundry-Zentrum von Samsung Electronics hat letzten Monat die nächste Generation der 3D-vertikalen Stapellösung „3D Cube-H“ auf Basis der Hybrid-Bonding-Technologie vorgestellt. Es handelt sich um eine heterogene Integrations-Packaging-Technologie, die speziell für die nächste Generation von Künstlicher Intelligenz (KI)-Chips und Hochleistungsrechner (HPC)-Systeme entwickelt wurde. Im Vergleich zu bestehenden Packaging-Technologien bietet sie eine höhere Leistung, Energieeffizienz und Bandbreite. Derzeit bewirbt das Samsung Foundry-Zentrum die Anwendung dieser Technologie aktiv bei Kunden.
Es wird erwartet, dass die Hybrid-Bonding-Maschinen der Anlagenhersteller ab Ende dieses Jahres nach und nach im Pyeongtaek-Campus eintreffen und installiert werden. Intern geht Samsung Electronics jedoch davon aus, dass die Massenproduktion mit Hybrid-Bonding-Technologie erst im Jahr 2030 realisiert werden kann, da sie technisch anspruchsvoller ist als die Thermokompressions-Bonding-Technologie. Brancheninsider C prognostiziert: „Wir gehen davon aus, dass die Hybrid-Bonding-Technologie um das Jahr 2029 herum umfassend zum Einsatz kommen wird, wenn auch NVIDIAs nächster KI-Beschleuniger Feynman veröffentlicht wird.“
