de.wedoany.com-Bericht: Am 7. Juli gab das US-amerikanische EDA-Softwareunternehmen Synopsys bekannt, dass es die Bereitstellung neuer Versionen bestimmter Software zur Steuerung des Wafer-Fertigungsprozesses einstellen und die entsprechenden Ingenieursressourcen auf das margenstärkere KI-Chip-Designgeschäft verlagern wird. Zu den betroffenen Produkten gehören Fertigungsanalysesoftware wie das Equipment Engineering System (EES) und die Fehlererkennung und -klassifizierung (FDC). Diese Tools werden hauptsächlich zur Überwachung von Produktionsanlagen, zur Erkennung von Anomalien und zur Analyse von Fertigungsprozessen in Halbleiterfabriken eingesetzt.
Synopsys hat zwischen April und Mai dieses Jahres über zehn Halbleiterhersteller informiert, darunter Samsung Electronics (Südkorea), SK Hynix (Südkorea), Kioxia (Japan) und Qorvo (USA). Nachdem die betreffenden Produkte in die Phase der Produktlebenszyklusbeendigung eingetreten sind, wird Synopsys keine neuen Versionen mehr bereitstellen, sondern lediglich die Wartungs- und Supportverpflichtungen aus bestehenden Verträgen weiterführen. Das Unternehmen plant, die Diskussionen über die Wartungsvereinbarungen mit den einzelnen Kunden um Juli herum abzuschließen.
EES und FDC übernehmen in der Waferfabrik die Funktion der Fertigungsprozessüberwachung und der Frühwarnung vor Anomalien. Die Halbleiterfertigung umfasst eine Vielzahl von Anlagen, Prozessparametern und Chargendaten. Jede Abweichung des Anlagenzustands, Prozessschwankung oder anomales Signal kann die Ausbeute, die Kosten und den Lieferrhythmus beeinflussen. Das FDC-System dient der Erkennung und Klassifizierung von Anomalien, während EES mit der Anlagentechnik und der Verwaltung von Fertigungsdaten zusammenhängt. Diese Software ist nicht direkt für das Chipdesign verantwortlich, aber entscheidend für die Stabilität des Fertigungsprozesses und die Fehlerkontrolle in der Waferfabrik.
Diese Geschäftsanpassung spiegelt wider, dass EDA-Softwareunternehmen ihre Ressourcen neu verteilen. Die Kernkompetenzen von Synopsys liegen seit langem in den Bereichen Chipdesign, Verifikation, Simulation, IP und EDA-Toolchain. Mit dem wachsenden Bedarf an KI-Chipdesign stellen fortschrittliche Fertigungsprozesse, Hochleistungsrechenchips, KI-Beschleuniger für Rechenzentren und komplexe SoC-Designs höhere Anforderungen an EDA-Tools. Im Vergleich zu traditioneller Fertigungsanalysesoftware sind der Marktraum, das Kundenbudget und die Margen von KI-Chipdesign-Tools attraktiver.
Die Veränderungen bei der fertigungsseitigen Software werden die Waferfabriken auch dazu veranlassen, die Vorbereitung von Alternativlösungen zu beschleunigen. Samsung Electronics hat bestätigt, dass die betreffenden Produkte in die Einstellungsphase eintreten werden, und gab an, dass man mit Synopsys über den Produktausstieg diskutiere. Gleichzeitig habe man bereits kompatible Alternativlösungen etabliert, sodass die Produktion nicht negativ beeinträchtigt werde. Einige Halbleiterhersteller entwickeln in den letzten Jahren auch eigene Fertigungssoftware, unter anderem weil die Prozessdaten in Waferfabriken hochsensibel sind und externe Softwareanbieter für eine kontinuierliche Systemoptimierung oft Zugang zu den Kernfertigungsdaten der Kunden benötigen.
Synopsys hatte bereits 2021 durch die Übernahme eines Teils der Halbleiterfertigungslösungen von BISTel (Südkorea) die entsprechenden EES-Geschäfte erworben. Mit der zunehmenden Eigenentwicklungsfähigkeit der Kunden, den eingeschränkten Zugang zu Fertigungsdaten und der Verlagerung der unternehmensinternen Ressourcen hin zu KI-Designtools sinkt der kommerzielle Wert der weiteren Iteration einiger älterer Fertigungsanalysesoftware. Die Einstellung neuer Versionen bedeutet nicht, dass die Nutzung durch bestehende Kunden sofort eingestellt wird, sondern dass das Produkt von einem Zustand der kontinuierlichen Entwicklung in eine Phase der Wartung und Unterstützung überführt wird.
Der Markt für Halbleitersoftware zeigt eine klarere Arbeitsteilung. Designseitige Tools rund um KI-Chips, Advanced Packaging, Multiphysik-Simulation, Hardware-Verifikation und automatisiertes Design gewinnen weiter an Bedeutung; fertigungsseitige Software ist zunehmend auf die eigenen Datensysteme, Geräteschnittstellen und internen Prozesserfahrungen der Waferfabriken angewiesen. Nach der Anpassung einiger Fertigungsanalysesoftware durch Synopsys müssen die Kunden innerhalb der bestehenden Wartungsfrist Alternativen finden, migrieren oder interne Systeme anbinden. Die Funktionen von EES und FDC werden schrittweise von externer Software auf Eigenentwicklungen der Hersteller oder andere Systeme übergehen.
Mit der Entscheidung, die Aktualisierung bestimmter Wafer-Fertigungsanalysesoftware einzustellen, verlagert Synopsys den Geschäftsschwerpunkt weiter zurück auf KI-Chipdesign und hochwertige EDA-Produkte. Für die Waferfabriken sind nicht nur einzelne Softwareversionen betroffen, sondern ein ganzer Satz von Produktionsmanagement-Schnittstellenprozessen, darunter Anlagenüberwachung, Anomalieerkennung, Datenmigration, Wartungssupport und die Einführung von Ersatzsystemen.
