de.wedoany.com-Bericht: Die Silizium-Photonik-PIC-Produktionskapazität von TSMC wird sich rasch ausweiten. Analysten erwarten, dass die monatliche Kapazität von derzeit rund 500 Wafern bis zum zweiten Quartal 2026 auf 10.000 Wafer steigen wird, im vierten Quartal weiter auf 15.000 Wafer und bis 2028 auf mindestens 25.000 Wafer pro Monat. PICs sind die Kernkomponenten von CPO-Lichtengines und für die Umwandlung, Führung und Kopplung elektrischer und optischer Signale verantwortlich. Mit der Vergrößerung von KI-Serverclustern und der Steigerung der Switch-Bandbreite von 25T/50T auf 100T/200T wächst auch die Nachfrage nach Lichtengines. Der Fortschritt der TSMC-COUPE-Plattform steht daher im Fokus des Marktes.
Laut Analystenschätzungen, basierend auf 648 Dies pro Wafer, könnte die jährliche PIC-Produktion von TSMC nach einer Kapazitätssteigerung von 500 auf 10.000 Wafer pro Monat von etwa 4 Millionen auf 78 Millionen Stück ansteigen. Bei einer weiteren Steigerung auf 25.000 Wafer pro Monat könnte die jährliche PIC-Produktion 194 Millionen Stück erreichen. Unter der Annahme einer SoIC-Ausbeute von 50% lägen die Lichtengine-Produktionsmengen bei etwa 2 Millionen, 39 Millionen bzw. 97 Millionen Stück. Unter Berücksichtigung der nachgelagerten Montageausbeute würden die tatsächlichen Auslieferungen von Lichtengines auf etwa 390.000, 7,78 Millionen bzw. 48,6 Millionen Stück geschätzt. Da die PIC-Ressourcen anfangs begrenzt sind, könnten die Hauptkunden für die TSMC-COUPE-Plattform in den Jahren 2026 bis 2027 hauptsächlich NVIDIA, Broadcom und AMD sein. Nach einer weiteren Kapazitätsausweitung im Jahr 2028 hätten auch CPO-Projekte von Kunden wie MediaTek, Marvell und Ayar Labs die Chance, in die TSMC-Massenproduktionsplattform aufgenommen zu werden. Allerdings bedeutet eine erhöhte PIC-Kapazität nicht sofort eine vollständige Massenproduktion von CPO; die nachgelagerten Schritte umfassen weiterhin die SoIC-Integration, optoelektronische Tests, Lichtengine-Gehäusung, FAU-Kopplung und Systemvalidierung. Analysten weisen darauf hin, dass die PIC-Kapazitätserweiterung von TSMC drei wesentliche Bedeutungen hat. Erstens zeigt sie, dass CPO allmählich von Experimenten und Kleinserienvalidierungen in die Vorbereitungsphase für die Massenproduktion übergeht. Zweitens wird die Kombination von Silizium-Photonik und fortschrittlicher Gehäusungstechnologie COUPE, SoIC und CoWoS zu einer umfassenderen KI-optoelektronischen Integrationsplattform formen. Drittens wird die Hochskalierung der PIC-Produktion gleichzeitig die Nachfrage nach FAU, Lasern, optischen Tests, Prüfkarten, Testsockeln und Automatisierungsgeräten ankurbeln.
Mit der Entwicklung von GPU-Designs hin zu dichteren Chip-Verbindungen und höheren Datenübertragungsraten steigen globale Wafer-Foundry-Giganten in den Bereich der Silizium-Photonik ein. Die COUPE-Silizium-Photonik-Plattform von TSMC soll voraussichtlich 2026 in die Massenproduktion gehen, was einen entscheidenden Schritt für die Einführung von Co-Packaged Optics (CPO) darstellt. COUPE nutzt die SoIC-X-Chip-Stapeltechnologie, bei der elektronische Chips direkt über photonischen Chips platziert werden, was im Vergleich zu herkömmlichen Stapelverfahren eine extrem niedrige Impedanz an der Chip-zu-Chip-Schnittstelle und eine höhere Energieeffizienz ermöglicht. Die Technologie-Roadmap zielt darauf ab, bis 2025 die Zertifizierung für kleine steckbare Geräte abzuschließen und anschließend 2026 die CPO-Integration auf Basis von CoWoS zu realisieren. TSMC gibt an, dass COUPE durch seine Interposer-basierte Integrationsarchitektur eine 5- bis 10-fache Verbesserung der Energieeffizienz, eine 10- bis 20-fache Reduzierung der Latenz und eine kompaktere Grundfläche ermöglicht. Shang Hou, Director of Advanced Packaging Integration bei TSMC, erklärte, dass die COUPE-Technologie die heterogene Integration von elektronischen und photonischen integrierten Schaltkreisen ermöglicht und die Massenproduktion noch in diesem Jahr geplant ist. Er betonte außerdem drei entscheidende Herausforderungen für die skalierte Anwendung von CPO: Wafer-Level-Tests, die Integration von Faser-Array-Einheiten und die Hochgeschwindigkeits-Optikgehäusemontage.
Der Schlüssel zur Förderung der CPO-Entwicklung liegt in der kollaborativen Innovation der gesamten Lieferkette. Neben TSMC liefern auch globale Unternehmen wie Coherent und Sumitomo Electric wichtige Materialien und Lasertechnologien. Der Testausrüstungsmarktführer Advantest entwickelt ebenfalls Silizium-Photonik-Lösungen. Das Foundry-Geschäft von Samsung ist offiziell in den Bereich der Silizium-Photonik eingestiegen und plant, bis 2027 eine auf thermischer Druckverbindungstechnologie basierende optische Engine und bis 2029 einen schlüsselfertigen Co-Packaged Optics-Service anzubieten. Diese Ankündigung erfolgte am 17. März auf der Optical Fiber Communication Conference 2026. Samsungs Plattform wird für die anfängliche Produktion 300-mm-Wafer-Prozesse nutzen. Samsung konzentriert sich zunächst auf photonische integrierte Schaltkreise. Potenzielle Kunden könnten Optomodul-Hersteller wie Coherent und Lumentum sowie fabless-Unternehmen sein, die eigene PICs entwickeln. Samsung Foundry betont zudem seine vertikal integrierten Speicherfähigkeiten. Im Gegensatz zu TSMC, das keine Speicher produziert und für die externe Beschaffung von HBM auf Kunden angewiesen ist, hebt Samsung hervor, dass es HBM, Foundry-Dienstleistungen, fortschrittliche Gehäusung und Silizium-Photonik-Technologie auf einer einzigen vertikal integrierten Plattform anbieten kann.
