Samsung entwickelt 8-lagiges HBM4E mit Zielgeschwindigkeit von 17–18 Gbit/s und könnte zum wichtigen Lieferanten für maßgeschneidertes HBM von Nvidia werden

de.wedoany.com-Bericht: Am 28. August erklärten Personen aus der südkoreanischen Halbleiterlieferkette, dass Samsung Electronics gemäß den kundenspezifischen Anforderungen von Nvidia ein 8-lagiges HBM4E entwickelt, mit einer Zielübertragungsgeschwindigkeit von 17–18 Gbit/s pro Pin. Das Produkt soll an die von Nvidia neu eingeführte kundenspezifische High-Bandwidth-Memory-Architektur NVHBM angepasst werden. Samsungs zuvor geplante HBM4E-Produkte umfassen 8-lagige, 12-lagige und 16-lagige Versionen, wobei das 12-lagige Produkt bereits im Mai dieses Jahres an globale Kunden als Muster versendet wurde.

Das derzeit von Samsung öffentlich vorgestellte 12-lagige HBM4E hat eine Kapazität von 48 GB, nutzt die DRAM-Technologie der sechsten Generation im 10-Nanometer-Bereich (1c) und einen Logik-Basisdie in 4-Nanometer-Fertigung von Samsungs Foundry. Die stabile Betriebsgeschwindigkeit beträgt 14 Gbit/s und kann auf 16 Gbit/s erweitert werden, mit einer maximalen Bandbreite von etwa 3,6 TB/s pro Stack. Das Unternehmen plant außerdem eine 8-lagige Version mit 32 GB und eine 16-lagige Version mit 64 GB. Sollte das nun für Nvidias Anforderungen entwickelte 8-lagige Produkt 17–18 Gbit/s erreichen, würde dies die Betriebsgeschwindigkeit des bestehenden HBM4E weiter erhöhen.

Nvidia hat am 26. August offiziell NVHBM vorgestellt und es als kundenspezifische HBM-Basisdie-Technologie unter der NVLink-Fusion-Architektur positioniert, die gemeinsam mit Speicherherstellern entwickelt und verifiziert wird. Nach den von Nvidia veröffentlichten Daten kann die Speicherbandbreite pro Stack bei NVHBM im Vergleich zu Standard-HBM4E um bis zu 30 % gesteigert werden, während der HBM-Stromverbrauch um 15 % gesenkt werden kann; die Fläche für PHY und zugehörige Unterstützungsbereiche kann um bis zu 67 % reduziert werden, und es können bis zu etwa 30 % zusätzliche Siliziumfläche für den Haupt-Compute-Die freigesetzt werden. Die Technologie richtet sich hauptsächlich an kundenspezifische XPU- und CPU-Plattformen mit NVLink Fusion.

Die 8-lagige Stapelung reduziert zugleich die Komplexität im Backend-Fertigungsprozess von HBM. Mit zunehmender Schichtzahl müssen die DRAM-Dies stärker gedünnt und mit hoher Präzision gestapelt werden, was höhere Anforderungen an Bonding, Wärmeableitung und Ausbeutekontrolle stellt. Samsung hat im März dieses Jahres zudem eine Hybrid-Kupferbonding-Technologie für HBM-Produkte mit 16 oder mehr Lagen vorgestellt, mit dem Ziel, den Wärmewiderstand im Vergleich zum herkömmlichen Thermokompressionsbonding um mehr als 20 % zu senken. Die 8-lagige Lösung reduziert nun die Anzahl der Stapellagen und erhöht gleichzeitig die Übertragungsrate.

Auch die HBM-Konfiguration von Nvidias nächster Generation Rubin Ultra wird angepasst. Laut Daten von TrendForce hat Nvidia von 2025 bis zur ersten Jahreshälfte 2026 durchgehend 12-lagiges HBM4E als Basisvariante für Rubin Ultra verwendet; seit dem dritten Quartal dieses Jahres werden parallel Konfigurationen wie 8-lagiges HBM4E, 12-lagiges HBM4 und 8-lagiges HBM4 evaluiert, wobei die endgültige Spezifikation noch nicht festgelegt ist. Die Anpassungen betreffen hauptsächlich Faktoren wie die angespannte DRAM-Versorgung im Jahr 2027 sowie die Validierung und Massenproduktionsausbeute von 12-lagigem HBM4E.

Die von Nvidia veröffentlichte Systemplanung für Rubin Ultra umfasst drei NVLink-Skalierungsgrößen: NVL72, NVL144 und NVL576, wobei NVL576 die maximale Konfiguration darstellt; das Rack-Design der nächsten Generation Kyber kann 144 GPUs pro Rack aufnehmen und lässt sich weiter zu größeren NVLink-Computing-Domänen zusammenschließen.