de.wedoany.com-Bericht: Cadence und Samsung Foundry haben angekündigt, gemeinsam ein Portfolio an Speicher- und Schnittstellen-IP zu entwickeln und die Zertifizierung der digitalen, kundenspezifischen, 3D-IC- sowie Systemdesign- und Analyse-Workflows von Cadence für die zweite Generation der 2-nm-Technologie von Samsung auszuweiten. Dies soll KI-Infrastruktur-Designs für Anwendungen in Rechenzentren, Edge- und intelligenten Geräten unterstützen.
Bereits im Jahr 2025 hatten beide Unternehmen die Zertifizierung von Cadence-Tools und -IP für mehrere Samsung-Prozessknoten, einschließlich der zweiten 2-nm-Generation, abgeschlossen. Im Rahmen einer neuen mehrjährigen Vereinbarung wird das Cadence-Portfolio um weitere Speicher- und Schnittstellen-IP erweitert. Die Neuzugänge umfassen IP zur Unterstützung der NVLink-C2C-Interconnect-Technologie sowie CUDA-X-GPU-Beschleunigungsbibliotheken, darunter High-Speed-SerDes, PCIe, UCIe und Speicherschnittstellen für die zweite 2-nm-Generation. Gleichzeitig erweitert die Vereinbarung die zertifizierten Cadence-Workflows für KI, Hochleistungsrechnen und fortschrittliche Systemdesigns.
Cadence und Samsung Foundry erklärten, dass nun zertifizierte Workflows für die zweite 2-nm-Generation verfügbar seien. Zu den spezifischen Tools gehören: das Cadence Innovus Implementation System für die digitale Implementierung, Virtuoso Studio für analoges und kundenspezifisches Design, die Integrity 3D-IC-Plattform für die Planung und Implementierung von 3D-ICs, die Voltus IC Power Integrity Solution für die Stromversorgungsintegrität und systemweite Leistungsanalyse sowie die Quantus Extraction Solution und die Tempus Timing Solution für das Sign-Off. Cadence wies darauf hin, dass der Workflow die Designmerkmale der zweiten 2-nm-Generation unterstützt, wie z. B. die Optimierung von Glitch-Leistung im Place-and-Route-Flow unter Verwendung des Innovus-Systems und der Genus Synthesis Solution sowie hierarchische Workflows, die auf Leistung, Stromverbrauch, Fläche und Durchlaufzeit abzielen.
Darüber hinaus wird auch das Samsung 3D Cube-H-Design unterstützt, das einen Planungs-, Implementierungs- und Sign-Off-Workflow für die Hybrid Copper Bonding-Technologie bietet. Die beteiligten Tools umfassen den Cadence Cerebrus Intelligent Chip Explorer, Integrity 3D IC, das Innovus Implementation System, die Voltus IC Power Integrity Solution und das Pegasus Verification System. Der Workflow beinhaltet auch die automatische Verdrahtung und Optimierung von Silizium-Interposern und nutzt Tempus und Pegasus für Sign-Off und Verifikation. NVIDIA nutzt die Plattform von Cadence und Samsung Foundry, um die Entwicklung fortschrittlicher Knoten und 3D-ICs voranzutreiben und so die NVLink-C2C-Interconnect- und CUDA-X-GPU-Beschleunigungsfähigkeiten für beschleunigte Rechensysteme und KI-Halbleiterentwicklung zu unterstützen.
Ambarella entwickelt derweil eine Edge-KI-Plattform für die zweite 2-nm-Generation, um KI-Wahrnehmungs- und physische KI-SoCs für Edge-Systeme zu schaffen. Diese Chips werden in Robotik, Drohnen, autonomen Maschinen und Sensorik eingesetzt. Cadence und Samsung Foundry gaben bekannt, dass sie diese Partnerschaft und die Design-Enablement-Ergebnisse auf der Veranstaltung Samsung Advanced Foundry Ecosystem 2026 präsentieren werden. Die Veranstaltung umfasst eine Hardware-Zone sowie technische Sitzungen und Demonstrationen, die sich auf die 2-nm- und 3D-IC-Design-Workflows der zweiten Generation für GPU-beschleunigte KI-Workloads konzentrieren.
Dieser Artikel wurde von Wedoany übersetzt und bearbeitet. Bei jeglicher Zitierung oder Nutzung durch künstliche Intelligenz (KI) ist die Quellenangabe „Wedoany“ zwingend vorgeschrieben. Sollten Urheberrechtsverletzungen oder andere Probleme vorliegen, bitten wir Sie, uns unverzüglich zu benachrichtigen. Wir werden den entsprechenden Inhalt umgehend anpassen oder löschen.
E-Mail: news@wedoany.com
