de.wedoany.com-Bericht: Am 10. Juli gab das in Shanghai ansässige Unternehmen Lingrui Zhixin Computing Technology Co., Ltd. die nächste Phase seines Prozessorentwicklungsplans bekannt. Dieser umfasst das Tape-Out des leistungsstarken RISC-V-CPU-Kerns P100, die Chip-Verifikation, die Entwicklung von KI-Agenten-CPUs sowie die Weiterentwicklung der KI-nativen, integrierten Rechnerarchitektur. Die Entwicklungsbereiche erstrecken sich auf CPU-Kerne, Chiplet, domainenspezifische Beschleuniger und die Anpassung von Systemsoftware. Zielanwendungen umfassen KI-Rechenzentren, Cloud-Computing, Edge-Computing, verkörperte Intelligenz und autonomes Fahren.
Der P100 ist ein von Lingrui Zhixin entwickelter leistungsstarker RISC-V-CPU-Kern für Server und rechenintensive Aufgaben. Der Kern verwendet eine extrem tiefe und breite, außer der Reihe arbeitende superskalare Pipeline, die mehrere Befehle gleichzeitig planen und deren Ausführungsreihenfolge basierend auf Datenabhängigkeiten anpassen kann, wodurch Leerzyklen des Prozessors beim Warten auf Daten reduziert werden. Der P100 unterstützt zudem dynamisches Simultan-Multithreading, sodass ein einzelner CPU-Kern bis zu vier Hardware-Threads ausführen und je nach Arbeitslast zwischen verschiedenen Thread-Modi wechseln kann. Bei gleichzeitigem Multithreading-Betrieb kann der Prozessor Befehle aus verschiedenen Aufgaben an freie Ausführungseinheiten weiterleiten, wodurch die Auslastung der internen Rechenressourcen des Kerns verbessert wird.
Die derzeit veröffentlichte Leistungskennzahl des P100 liegt bei über 20/GHz für SPECint2006 (Single-Core). Dieser Wert dient zur Messung der Integer-Rechenleistung und wird auf die Betriebsfrequenz normiert. Die endgültige Betriebsfrequenz, Kernanzahl, Cache-Größe und der Fertigungsprozess des P100-Chips wurden jedoch noch nicht bekannt gegeben.
Der P100 ist zudem mit servertauglichen Zuverlässigkeits-, Verfügbarkeits- und Wartbarkeitsfunktionen (RAS) ausgestattet, darunter Fehlererkennung, Fehlerisolierung und Kernwiederherstellung. Treten im Prozessor lokale Rechenfehler, Cache-Anomalien oder Ausfälle von Teilen der Ausführungseinheiten auf, muss der RAS-Mechanismus die Fehlerstelle identifizieren, die Ausbreitung fehlerhafter Daten auf andere Module verhindern und den Betrieb anderer Kerne und Threads so weit wie möglich aufrechterhalten. Rechenzentrumsprozessoren müssen in der Regel über lange Zeiträume ununterbrochen arbeiten. Ein kurzzeitiger Ausfall eines einzelnen Rechenknotens kann laufende Modellinferenzen, Datenbanken und Cloud-Dienste beeinträchtigen. Daher müssen die Kerne neben der Rechenleistung auch über Maschinenprüf-, Fehlerberichts- und Wiederherstellungssteuerungsverbindungen verfügen. Lingrui Zhixin hat zuvor bereits das Linux-Betriebssystem auf FPGA-Prototypenplattformen und Hardware-Emulationsplattformen ausgeführt. Die aktuelle Entwicklungsarbeit wird sich nun von der funktionalen Verifikation der Kerne hin zur physischen Chip-Implementierung verlagern.
Vor dem Tape-Out muss das Entwicklungsteam das Logikdesign, die funktionale Verifikation, das Timing-Closure, die Leistungsanalyse, das physische Layout und die Fertigungsprüfung abschließen. Da der P100 die außer der Reihe liegende Ausführung und vier gleichzeitige Threads unterstützt, müssen der Befehlsplaner, die Registerumbenennungseinheit, die Ausführungsports und das Cache-System des Kerns gleichzeitig mehr Befehle in der Pipeline verarbeiten, was den Verifikationsumfang erhöht. Nachdem das Design in die Wafer-Fertigung übergegangen ist, muss das Team an den Musterexemplaren Starttests, Befehlssatzkonformitätstests, Betriebssystemanpassung, Leistungstests und Langzeitstabilitätstests durchführen, um sicherzustellen, dass die in der FPGA- und Simulationsumgebung gezeigten Funktionen auf dem tatsächlichen Silizium einwandfrei funktionieren.
Das auf dem P100 basierende Prozessorprodukt liefert nicht nur einen einzelnen CPU-Kern aus. Lingrui Zhixin wird außerdem um den Kern herum Chiplet und domainenspezifische Beschleuniger entwickeln, um die universellen Rechenkerne mit KI-Beschleunigung, Datenbewegung, Schnittstellensteuerung und Sicherheitsmodulen zu kombinieren. Das Chiplet-Konzept ermöglicht das separate Design und die separate Fertigung verschiedener Funktionsmodule, die dann über eine Hochgeschwindigkeitsverbindung in einem einzigen Prozessorsystem verpackt werden. Kunden können den P100-Kern auch durch IP-Lizenzierung, gemeinsame Entwicklung oder kundenspezifische Entwicklung in verschiedene Arten von System-on-a-Chip (SoC) integrieren. Diese technische Route erfordert die gleichzeitige Entwicklung von Compilern, Firmware, Linux-Kernel-Unterstützung, Treibern und Leistungsoptimierungstools, um zu vermeiden, dass der Chip nach seiner Fertigstellung aufgrund unzureichender Softwareanpassung nicht in praktische Geschäftssysteme integriert werden kann.
Die KI-native, integrierte Rechnerarchitektur ist ein weiterer Teil dieser Entwicklungsrunde. KI-Agenten-Systeme müssen neben dem Ausführen großer Modelle auch häufig Aufgaben zerlegen, Werkzeuge aufrufen, Daten lesen, Abläufe steuern und mehrere Programme parallel ausführen. Diese Arbeiten erzeugen eine kontinuierliche Interaktion zwischen CPU, KI-Beschleunigern, Speicher und Ein-/Ausgabegeräten. Lingrui Zhixin plant, die Zusammenarbeit zwischen allgemeiner Rechenleistung und KI-Aufgaben auf der Mikroarchitekturebene zu handhaben, sodass die CPU nicht nur die Systemverwaltung übernimmt, sondern auch an der Aufgabenplanung von KI-Agenten, der Datenvorverarbeitung und rechenintensiven Steuerungsoperationen beteiligt ist.
Die Finanzierung für diese Entwicklungsrunde stammt aus einer kürzlich abgeschlossenen Finanzierungsrunde in Höhe von mehreren hundert Millionen Yuan, an der sich unter anderem die chinesischen Institutionen Zhangjiang Hi-Tech, CAS Star, Oriental Fortune Capital, Chengwei Capital, Shixi Capital und Biren Technology beteiligten. Die Mittel werden hauptsächlich für das Tape-Out und die Verifikation des P100, die Entwicklung von KI-Agenten-CPUs, die Forschung an der integrierten Rechnerarchitektur und die Erweiterung des technischen Teams verwendet. Der genaue Finanzierungsbetrag und die Anteile der einzelnen Investoren wurden nicht bekannt gegeben.
Der P100 hat derzeit die Verifikation auf FPGA- und Emulationsplattformen abgeschlossen. Der nächste Schritt umfasst das Tape-Out und Tests nach der Siliziumfertigung. Die Anzahl der auf dem P100 basierenden Prozessorkerne, das Chip-Gehäusekonzept, der Zeitpunkt des ersten Tape-Outs, der Wafer-Fertigungsprozess und der Zeitpunkt der Massenproduktion wurden noch nicht bekannt gegeben.
