de.wedoany.com-Bericht: Siemens und Nvidia haben kürzlich in den USA einen Fortschritt bei der Chip-Verifikation bekannt gegeben. Mit Hilfe von Siemens' hardwareunterstütztem Verifikationssystem Veloce proFPGA CS und Nvidias leistungsoptimierter Chip-Architektur konnten sie innerhalb weniger Tage mehrere Billionen Pre-Silicon-Design-Zyklen erfassen, was zu einer höheren Effizienz bei der KI-Chip-Verifikation führt.
Dieser Erfolg kann dazu beitragen, die Entwicklung von KI/ML-System-on-Chip (SoC) schneller voranzutreiben und gibt dem Nvidia-Team die Möglichkeit, noch vor der Verfügbarkeit der ersten Silizium-Wafer größere Workloads auszuführen und das Design zu optimieren. Siemens erklärt, dass Veloce proFPGA CS bereits vor der Verfügbarkeit der ersten Silizium-Wafer durch das Ausführen und Erfassen von Billionen von Verifikationszyklen Designern und Systemarchitekten hilft, ihre Lösungen zu verfeinern.
Jean-Marie Brunet, Senior Vice President und General Manager für Hardware Assisted Verification bei Siemens Digital Industries Software, sagte: „Nvidia und Siemens arbeiten in mehreren Bereichen zusammen, zuletzt insbesondere an der Weiterentwicklung von Methoden der hardwareunterstützten Verifikation, insbesondere des FPGA-basierten Prototypings, um den durch hochkomplexe KI/ML-SoCs entstehenden Verifikations- und Validierungsanforderungen gerecht zu werden. Veloce proFPGA CS hilft Kunden, durch die Kombination einer hochflexiblen, skalierbaren Hardware-Architektur mit fortschrittlichen, benutzerfreundlichen Implementierungs- und Debugging-Softwareprozessen stets die optimale Lösung für die Verifikation von Single-FPGA-IPs sowie Multi-Trillion-Gate-Chiplet-Designs zu finden.“
Narendra Konda, Vice President of Hardware Engineering bei Nvidia, sagte: „Da KI und Computerarchitekturen zunehmend komplexer werden, benötigen Halbleiterteams leistungsstarke Verifikationslösungen, um massive Workloads zu validieren und die Markteinführung zu beschleunigen. Die Kombination von Nvidias leistungsoptimierter Chip-Architektur mit Siemens' Veloce proFPGA CS ermöglicht es Designern, innerhalb weniger Tage Billionen von Zyklen zu erfassen und liefert so den erforderlichen Maßstab, um die Zuverlässigkeit der nächsten KI-Generation sicherzustellen.“
Branchenanalysen weisen darauf hin, dass FPGA-basierte Prototypingsysteme eine hohe Betriebsgeschwindigkeit bieten und Pre-Silicon-Verifikations-Workloads in relativ kurzer Zeit abschließen können. Mit steigender Komplexität von KI/ML-Designs stoßen jedoch traditionelle Simulationswerkzeuge bei Zyklusumfang und Effizienz an ihre Grenzen. Angesichts des kontinuierlichen Wachstums des Bedarfs an KI-Chip-Verifikation ist die Fähigkeit, große Zyklusmengen in kürzerer Zeit zu erfassen, zu einem wichtigen Faktor für die Steigerung der Effizienz der KI-Chip-Verifikation geworden.
Siemens erklärt, dass dieser Fortschritt dazu beiträgt, den Produkteinführungszyklus zu verkürzen und die Zuverlässigkeit komplexer SoC-Designs zu erhöhen. Für Halbleiterteams, die KI-Chip-Verifikation durchführen müssen, werden KI-Chip-Verifikation, KI-Chip-Verifikation und FPGA-basiertes Prototyping zu zunehmend beachteten technischen Ansätzen. Durch die kontinuierliche Optimierung der KI-Chip-Verifikationsprozesse wollen Siemens und Nvidia die Entwicklung der nächsten KI-Chip-Generation besser skalierbar unterstützen.
Dieser Artikel wurde von Wedoany übersetzt und bearbeitet. Bei jeglicher Zitierung oder Nutzung durch künstliche Intelligenz (KI) ist die Quellenangabe „Wedoany“ zwingend vorgeschrieben. Sollten Urheberrechtsverletzungen oder andere Probleme vorliegen, bitten wir Sie, uns unverzüglich zu benachrichtigen. Wir werden den entsprechenden Inhalt umgehend anpassen oder löschen.
E-Mail: news@wedoany.com
