de.wedoany.com-Bericht: Am 13. Juli hat die Shanghai Eastern Compute Core Technology Co., Ltd. offiziell die DF1000-Serie leistungsstarker KI-Chips vorgestellt. Das Produkt basiert auf einer „Software-definierten Chip- + 3D-Near-Memory-Computing"-Architektur und ist für Rechenlasten wie das Training großer Modelle, verteilte Inferenz und Single-Node-Inferenz ausgelegt. Bei BF16-Genauigkeit erreicht die Spitzenrechenleistung 520 TFLOPS, die Speicherbandbreite beträgt 6,4 TB/s und die Scale-up-Verbindungsbandbreite 900 GB/s. Eastern Compute Core bezeichnet den DF1000 als „weltweit ersten 3D-Chip mit hoher Rechenleistung und softwaredefiniertem Near-Memory-Computing". Diese Aussage stammt derzeit hauptsächlich aus Unternehmens- und Konferenzvorbereitungsberichten. Das Produkt soll vom 17. bis 20. Juli auf der 2026 World Künstliche Intelligenz Konferenz seine Premiere feiern.
Der DF1000 verlässt sich nicht ausschließlich auf fortschrittlichere Chip-Fertigungsverfahren, um die Transistordichte zu erhöhen, sondern versucht, durch Rechnerarchitektur, Software-Scheduling und 3D-Packaging die tatsächlich nutzbare Rechenleistung zu steigern. Seine Software-definierte Chip-Technologie zerlegt verschiedene Rechenaufgaben und verarbeitet sie räumlich parallel. Durch zeitliche Mehrfachnutzung von Hardware-Ressourcen können dieselben Recheneinheiten in verschiedenen Phasen unterschiedliche Aufgaben übernehmen. Eastern Compute Core ist der Ansicht, dass dieser Ansatz das Problem der langfristigen Unterauslastung einiger Hardware-Ressourcen verringern und die Auslastung der Rechenressourcen unter den Bedingungen heimischer, ausgereifter Fertigungsverfahren verbessern kann. Die Unternehmenswebsite fasst diese Technologie als einen vollständig rekonfigurierbaren Rechenstack zusammen und organisiert KI-Aufgaben mittels einer Datenfluss-Programmiermethode, die grobe und feine Granularität kombiniert.
Der Leistungsengpass von KI-Chips liegt nicht nur in der Anzahl der Recheneinheiten. Beim Betrieb großer Modelle müssen kontinuierlich Gewichte, Zwischenspeicher und Zwischenergebnisse aus dem Videospeicher gelesen werden. Wenn die Rechengeschwindigkeit des Prozessors die Datenübertragungsgeschwindigkeit übersteigt, geraten die Recheneinheiten durch das Warten auf Daten in Leerlauf – ein Phänomen, das oft als „Speicherwand" bezeichnet wird. Der DF1000 nutzt die 3D-Hybrid-Bonding-Technologie, um die Rechen- und Speicherschichten vertikal zu integrieren. Durch wafer-level Stapelung wird die Datenübertragungsdistanz zwischen Recheneinheiten und Speicher verkürzt. Eastern Compute Core gibt an, dass der Verbindungsabstand von mehreren zehn Mikrometern bei herkömmlichen Gehäusen auf submikrometrische Werte reduziert wurde, um die Verbindungsdichte und Bandbreitendichte zu erhöhen. Das öffentlich gezeigte interne Chip-Modell verwendet eine Dreischichtstruktur mit einer Rechenschicht in der Mitte und Speicherschichten oben und unten.
Die Speicherbandbreite von 6,4 TB/s dient hauptsächlich dem Datenaustausch zwischen Rechen- und Speichereinheiten im Chip, während die Scale-up-Verbindungsbandbreite von 900 GB/s für die Hochgeschwindigkeitskommunikation zwischen mehreren Chips verwendet wird. Erstere bestimmt, ob ein einzelner Chip rechtzeitig Modelldaten erhalten kann, letztere betrifft die Datensynchronisationsfähigkeit bei der Erweiterung von Multi-Karten-Servern und Superknoten. Beide Kennzahlen beeinflussen gemeinsam die tatsächliche Betriebseffizienz von Trainings- und Inferenzclustern für große Modelle.
Der DF1000 nutzt eine heimische Lieferkette für Chipdesign, Wafer-Fertigung und Packaging-Tests und entspricht dem OAM 2.0-Formfaktor, sodass er in KI-Serverplattformen mit entsprechenden Standardschnittstellen integriert werden kann. Eastern Compute Core hat bereits ein Produktportfolio aufgebaut, das von Chips über Server, Superknoten bis hin zu Rechenclustern reicht. Neben der DF1000-KI-Beschleunigerkarte umfasst dies den 64-Karten-Tuoyu TY64-Superknoten mit Standard-Ethernet-Verbindung, den dicht gepackten, flüssigkeitsgekühlten Qingyuan QY100-Server und den Huisuan HS512-Cluster. Die Unternehmenswebsite zeigt, dass dieses Produktportfolio hauptsächlich auf Rechenlasten wie Training und Inferenz großer Modelle, wissenschaftliches Rechnen, Medizin, Energie, Verkehr und Fertigung ausgerichtet ist.
Von der Produktvorstellung bis zum tatsächlichen Einsatz in Rechenzentren muss der DF1000 noch Serveranpassung, Vervollständigung des Software-Stacks, Modellmigration, Cluster-Verbindung und Langzeit-Lastvalidierung durchlaufen. Die Chip-Parameter bestimmen die theoretische Leistungsobergrenze, aber Rechenzentren legen mehr Wert auf die effektive Rechenleistung, Stabilität, Leistungsaufnahme, parallele Effizienz und Kompatibilität mit verschiedenen Modell-Frameworks beim Betrieb großer Modelle. Eastern Compute Core hat angekündigt, die Anwendung zunächst auf Unternehmen, Hochschulen und Forschungseinrichtungen in Shanghai zu konzentrieren und den Nutzungsumfang schrittweise zu erweitern. Das Unternehmen wird auf der 2026 World Conference on Artificial Intelligence auch Server und Rechencluster vorstellen. Ob der DF1000 von einzelnen Chip-Parametern auf die Leistung mehrerer Karten und großer Cluster übertragen werden kann, wird ein Schwerpunkt der anschließenden Produktvalidierung sein.
