de.wedoany.com-Bericht: Der Halbleiterkonzern SK Hynix gab am 18. Juni bekannt, dass er Kunden vorzeitig Muster des 12-lagigen HBM4E-Produkts zur Verfügung gestellt hat. Dabei handelt es sich um den siebten Hochbandbreitenspeicher (HBM) der siebten Generation, der auf der sechsten Generation des 10-Nanometer-1c-DRAM basiert.
SK Hynix erklärte, dass die Erfahrungen aus der Massenproduktion und Lieferung von HBM3, HBM3E und HBM4 die Grundlage für die beschleunigte Entwicklung neuer Produkte gelegt hätten. Das Unternehmen werde durch enge Zusammenarbeit mit Schlüsselkunden die termingerechte Massenproduktion sicherstellen, um Datenengpässe in KI-Systemen zu lösen. Die Auslieferung der Muster erfolgte früher als im Plan, den das Unternehmen im April dieses Jahres während der Telefonkonferenz zum ersten Quartalsergebnis vorgestellt hatte – damals kündigte das Unternehmen an, HBM4E-Muster in der zweiten Jahreshälfte bereitzustellen.
HBM4E bietet im Vergleich zur Vorgängergeneration HBM4 verbesserte Leistung und Energieeffizienz, hauptsächlich durch die Optimierung der Kern-DRAM-Chips, der Schnittstellenarchitektur und des Herstellungsprozesses. Das Produkt verwendet erstmals in einem HBM die sechste Generation des 10-Nanometer-1c-DRAM, während frühere Generationen (einschließlich HBM4) auf der fünften Generation des 1b-DRAM basierten. Die Kapazität jedes Kern-Chips wurde erhöht; es werden 32-Gb (4 GB) DRAM-Chips verwendet, was einer Dichteerhöhung von 50 % im Vergleich zu HBM4 entspricht. Die 12-lagige Stapelung bietet eine Gesamtspeicherkapazität von 48 GB, während die 12-lagige HBM4-Stapelung mit 24-Gb (3 GB) Chips eine Kapazität von 36 GB aufweist.
Die Anzahl der Eingabe-/Ausgabe- (I/O) Pins bleibt bei 2048, aber die Datenübertragungsgeschwindigkeit pro Pin erreicht 16 Gbit/s, was einer Steigerung von bis zu 45 % gegenüber dem bisherigen Bereich von 11 Gbit/s bis 13 Gbit/s entspricht. Ein einzelner Stapel bietet eine Bandbreite von etwa 4 TB/s, was nach Branchenschätzungen 40 % bis 50 % über HBM4 liegt. Auch die Energieeffizienz wurde um über 20 % verbessert, was zur Steigerung der Leistung von KI-Trainings- und Inferenz-Workloads beiträgt.
SK Hynix gab an, dass HBM4E durch aktualisierte Schnittstellen und Designoptimierungen die Datenübertragungslatenz reduziert und einen stabilen Betrieb in Umgebungen mit hoher Bandbreite gewährleistet. Das Produkt soll die Verarbeitungseffizienz von KI-Rechenzentren der nächsten Generation und groß angelegten Computersystemen verbessern. Das Unternehmen gab keine Spezifikationen für den Basis-Chip bekannt. Brancheninsider gehen davon aus, dass SK Hynix den HBM4E-Basis-Chip im 3-Nanometer-Verfahren von TSMC herstellt, um Leistung und Energieeffizienz zu steigern, während frühere Generationen des Basis-Chips im 12-nm-Verfahren von TSMC gefertigt wurden. Der Basis-Chip fungiert als Steuerschicht des HBM und ist für Datenlese- und Schreibvorgänge, Fehlerkorrektur und andere Funktionen verantwortlich, die Leistung und Zuverlässigkeit beeinflussen.
HBM4E wird im fortschrittlichen MR-MUF (Massen-Rückfluss-Molded-Underfill) Verpackungsverfahren in 12 Lagen gestapelt. Dabei wird ein Epoxid-Mold-Compound (EMC) mit verbesserten thermischen Eigenschaften als Klebstoff zwischen den DRAM-Chips verwendet. Dieses Material wird zunächst in einem Hochtemperatur-Rückflussverfahren verbunden und dann mit der Wärme und dem Druck eines Thermo-Kompressions-Bonding-Systems endgültig montiert. SK Hynix erklärte, dass die Optimierung des MR-MUF-Prozesses im Vergleich zu HBM4 die strukturelle Stabilität verbessert und den Wärmewiderstand um etwa 17 % reduziert, was einen zuverlässigeren Betrieb in leistungsstarken Computerumgebungen ermöglicht.
SK Hynix-Präsident und Chief Development Officer (CDO) Ahn Hyun sagte: „HBM4E vereint die technische Expertise und Fertigungskapazitäten, die SK Hynix im Laufe der Zeit aufgebaut hat, und legt den Grundstein für die kontinuierliche Führungsrolle bei KI-Innovationen. Gemeinsam mit unseren Partnern werden wir aktiv die vom Markt geforderten Werte bereitstellen und unsere technologische Führungsposition als Full-Stack-KI-Speicheranbieter stärken.“
Samsung Electronics lieferte am 29. Mai ebenfalls 12-lagige HBM4E-Muster an Kunden aus. Das Produkt basiert ebenfalls auf 32-Gb-1c-DRAM, und der logische Basis-Chip wird im 4-Nanometer-Fertigungsverfahren von Samsung hergestellt. Samsung gab an, dass das Verfahren ausreichende Ausbeute und Produktionsreife erreicht habe und die Massenproduktion gemäß dem Zeitplan der Kunden beginnen werde. Da die Nachfrage nach KI-Speicher der nächsten Generation steigt, wird erwartet, dass die beiden Unternehmen aktiv um HBM4E-Produktionsaufträge konkurrieren.
Dieser Artikel wurde von Wedoany übersetzt und bearbeitet. Bei jeglicher Zitierung oder Nutzung durch künstliche Intelligenz (KI) ist die Quellenangabe „Wedoany“ zwingend vorgeschrieben. Sollten Urheberrechtsverletzungen oder andere Probleme vorliegen, bitten wir Sie, uns unverzüglich zu benachrichtigen. Wir werden den entsprechenden Inhalt umgehend anpassen oder löschen.
E-Mail: news@wedoany.com
