de.wedoany.com-Bericht: Am 30. Juni gab der Chief Technology Officer von Samsung Electronics und Leiter des Halbleiterforschungsinstituts auf einer internen Geschäftsbesprechung der DS Device Solutions Division den neuesten Fortschritt bei zwei zentralen Speichertechnologien bekannt, die die nächste Generation von KI-Hochbandbreitsspeicher HBM4E und den siebten 10-nm-DRAM-Prozess D1d abdecken.
Bezüglich der Fortschritte bei der HBM4E-Produktentwicklung verriet der leitende Angestellte vor Ort, dass die Ausbeute bei den aktuellen Produktzuverlässigkeitstests bereits auf über 70 % gestiegen sei. In der Branche gilt eine Ausbeute von 80 % oder mehr als die ausgereifte Schwelle für die Prozessqualifikation und stabile Massenproduktion. Gemessen an der aktuellen Phase des Produkts befindet sich HBM4E noch in der Phase der Zuverlässigkeitsvalidierung und Musterlieferung und hat noch nicht den Zyklus der Hochskalierung für die Massenproduktion erreicht. Eine Testausbeute von über 70 % wird von der Industriekette als Schlüsselsignal angesehen, was bedeutet, dass die Entwicklung des gesamten Stapel-, Verpackungs- und Testprozesses in einen konvergenten und stabilen Bereich eingetreten ist und die Geschwindigkeit der Ausbeutesteigerung in Zukunft voraussichtlich weiter zunehmen wird.
Die öffentlich zugängliche Produkt-Roadmap zeigt, dass Samsung im Februar dieses Jahres bereits die branchenweit ersten HBM4 in Serie ausgeliefert hat; am 29. Mai wurden die vollständigen technischen Spezifikationen für die 12-Schicht-Stapelvariante HBM4E offiziell veröffentlicht und technische Muster an weltweit führende KI-Chip-Kunden in Serie versandt.
Die Produktpositionierung unterscheidet klar zwischen zwei aufeinanderfolgenden Produktgenerationen: HBM4 ist für den Vera Rubin AI-Beschleunigerchip von NVIDIA gedacht, der in der zweiten Jahreshälfte auf den Markt kommt, während die leistungsgesteigerte Version HBM4E für die nächste Generation von Rechenhardware Vera Rubin Ultra von NVIDIA geplant ist, die im nächsten Jahr auf den Markt kommen soll. Der 12-schichtige HBM4E basiert auf dem sechsten 1C-DRAM-Prozess, mit einer Pin-Rate von 14 Gbit/s Basis und bis zu 16 Gbit/s erweiterbar. Bandbreite, Wärmeableitung und Energieeffizienz sind im Vergleich zu HBM4 umfassend optimiert und speziell auf Hochleistungsrechnerszenarien wie das Training großer Modelle und hochdichte Rechenzentren zugeschnitten.
In derselben internen Besprechung stellte der Samsung-Manager auch den Fortschritt bei der Entwicklung des nächsten DRAM-Prozesses vor. Der siebte DRAM-Prozess im 10-nm-Bereich trägt den Codenamen D1d. Das Unternehmen bewertet, dass dieser Prozess in Bezug auf die technologische Wettbewerbsfähigkeit bereits einen Vorsprung gegenüber der Konkurrenz hat. Der Projektzeitplan ist klar: Ziel ist es, bis November 2026 die Produktionsbereitschaftszertifizierung, den branchenüblichen PRA-Prozess, abzuschließen. Die PRA-Zertifizierung ist der zentrale vorbereitende Schritt für den Übergang eines DRAM-Prozesses von der Entwicklung zur Massenproduktion. Nach der Zertifizierung wird das Unternehmen offiziell mit der Masseneinführung von Produktionsanlagen, der Umrüstung von Reinraumlinien und der groß angelegten Prozesserprobung beginnen.
Unterlagen zufolge ist D1d der von Samsung geplante siebte DRAM-Knoten mit einer Linienbreite im Bereich von 10 bis 11 nm. Er stellt eine weitere Verkleinerung gegenüber dem aktuellen kommerziellen Mainstream der sechsten 1C-DRAM-Generation dar, verwendet eine neue Zellenarchitektur in Kombination mit einem passenden GAAFET-Transistoransatz und optimiert gleichzeitig die Speicherdichte pro Wafer und die Leistungsaufnahme. Er wird in Zukunft als zugrunde liegender Speicherwafer für die nächste Generation von HBM5-Hochbandbreitsspeichern dienen.
Derzeit hat Samsung die oben genannten Entwicklungsindikatoren und Zeitpläne nur in internen Geschäftsbesprechungen bekannt gegeben, jedoch keine offizielle vollständige Ankündigung veröffentlicht. Es wurden noch kein Zeitplan für die Massenproduktion von HBM4E, detaillierte Pläne für die Beschaffung von Anlagen für den D1d-Prozess und der Umfang der neuen Produktionskapazitäten bekannt gegeben.
